This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

008193006 **Image available**
WPI Acc No: 1990-080007/199011

Thin-film transistor mfr. for active-matrix liq.-crystal display panel by changing amorphous silicon layer on silicon layer to poly-silicon layer by irradiation with laser beam, etc. NoAbstract Dwg 1h,i/2

Patent Assignee: EPSON CORP (SHIH)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2033935 A 19900205 JP 88183803 A 19880723 199011 B

Priority Applications (No Type Date): JP 88183803 A 19880723

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 2033935 A 2

Title Terms: THIN; FILM; TRANSISTOR; MANUFACTURE; ACTIVE; MATRIX; LIQUID; CRYSTAL; DISPLAY; PANEL; CHANGE; AMORPHOUS; SILICON; LAYER; SILICON; LAYER; IRRADIATE; LASER; BEAM; NOABSTRACT

Derwent Class: L03; P81; U11; U12; U14

International Patent Class (Additional): G02F-001/13; H01L-021/33;

H01L-027/12; H01L-029/78 File Segment: CPI; EPI; EngPI DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

Image available 03058435

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

02-033935 [JP 2033935 A]

PUBLISHED:

February 05, 1990 (19900205)

INVENTOR(s): YAZAKI MASATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-183803 [JP 88183803]

FILED:

July 23, 1988 (19880723)

INTL CLASS:

[5] H01L-021/336; G02F-001/136; H01L-027/12; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors)

JOURNAL:

Section: E, Section No. 916, Vol. 14, No. 182, Pg. 135, April

12, 1990 (19900412)

ABSTRACT

PURPOSE: prevent the deterioration and the contamination semiconductor layer produced in processes and simultaneously contrive large grain diameter by utilizing a gate insulating film as a thermal holding film at the time of laser irradiation while utilizing it as a protecting film of the semiconductor layer in the processes.

CONSTITUTION: A silicon layer 2 is laminated on an insulation board 1. Next the silicon layer 2 is left in the form of an island and further an amorphous silicon layer 3 and an insulating film 4 are successively produced. Next a recess part is formed on the surface of the insulating layer 4 and the thick film part and the thin film part of the insulating film 4 are formed. Next laser irradiation is performed and the amorphous silicon layer 3 is converted into multicrystal silicon 5. Next a low resistance silicon layer 6 which becomes a gate electrode of a thin film transistor is formed. Next the part except for the thin film part of the insulating film 4 is removed. The insulating film 4 of theleft thin film part becomes a gate insulating film of the thin film transistor. Thus, the insulating film 4 plays a role of a protecting film of thermal energy at the time of laser irradiation, works as the protecting film of the amorphous silicon layer 3 and the multicrystal silicon layer 5 and becomes a gate insulating film after complection.

⑲日本国特許庁(JP)

⑩ 特許 出願 公開

□ 公 開 特 許 公 報 (A) 平2-3393

®Int. Cl.⁵

識別記号

庁内整理番号

@公開 平成2年(1990)2月5日

H 01 L 21/336 G 02 F 1/136 H 01 L 27/12 29/784

500

7370-2H 7514-5F

8624-5F H 01 L 29/78

311 Y

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

薄膜トランジスタの製造方法

②特 顧 昭63-183803

②出 願 昭63(1988)7月23日

@ 新 明 者

矢 崎

正 俊

雅 举

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出願人

セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 上柳

外1名

明. 雜 書

1. 発明の名称

薄膜トランジスタの製造方法

2. 特許頂求の範囲

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、波晶表示用デバイスのアクティブ・マトリクスに用いられる薄膜トランジスタの製造 方法に関する。

〔従来の技術〕

従来のスタガード型の薄膜トランジスタとしては特開昭62-81065に記載されたものがある。この構造では、第2図に示すように、半導体層9が積層される前にオーミック接触層15が形成され、さらに半導体層9とゲート絶縁膜10は連続成膜されず、半導体層9形成後に半導体層9を島状にパターニングする必要があった。

[発明が解決しようとする課題]

しかし、かかる従来のスタガード型の薄膜トランジスタの製造方法によれば、リンなどの不純物を含むオーミック接触層15形成後に半導体層9 が形成されるために、オーミック接触層15中の 不純物が後の製造工程中に半導体層9中へ拡散

し、オーミック接触贈15の抵抗値が大 くなり 薄膜トランジスタの特性を劣化させる問題を有し ていた。また、半導体層9形成後に、半導体層9 を第2回に示すように島状に残すために、ホトリ 「ソグラフィー法による加工を必要とし、その工程 中での半導体層9の変質や汚染が起き、薄膜トラ ンジスタのチャネル部分となる半導体層9の劣化 を生み、トランジスタ特性を悪化させる原因とも なっていた。さらに、半退休屋9は、絶縁性基体 上に成膜されているために結晶性が悪く抵抗の高 いものであった。このため、この半導体層9をチ ャネル部分とする薄膜トランジスタの電界効果移 動度の値は小さく良好なトランジスタの特性を得 ることができないという問題点を有していたよ そこで、本発明は従来のこのような問題点を解決 するため、薄膜トランジスタを構成する各種の膜 の製造工程中での劣化や変質を防ぐと同時に、高 特性の薄膜トランジスタを実現できる薄膜トラン ジスタの製造方法を提供することを目的としてい **3.**

リコン膜では、シリコンを含有するガスをPCV D法、常任CVD法及び減圧CVD法あるいはE CRCVD法、EB蒸着法などいずれの成膜法に よって成譲してもよく、反応ガス中に不純物添加 用のガスを加えることなく積勝する。次に第2工 程で第1図(b)に示すようにシリコン暦2を鳥 状に残す。この身状に残ったシリコン層2が、後 の工程により薄膜トランジスタのソース電極とド レイン電極を構成する構成部分となる。第3工程 では、第1図(c)に示すように非晶質シリコン 層2と絶縁膜4を連続成膜する。絶縁膜として は、二酸化シリコン膜、窒化シリコン膜、窒素を 含有する酸化シリコン酸のいずれでもよい。第4 工程では、第1図(d)に示すように、第1図 (c)で積着した絶粋額4の表面に凹部を形成 し、絶縁臓4厚膜部分と薄膜部分を形成する。第 5 工程で第1図(e)に示すようにレーザ照針を 行ない、第1箇(d)に示した非品質シリコン屋 3を多結晶シリコン5に変換する。第1図 (e) の工程では、絶縁膜4の厚膜部分よりもより薄い 【課題を解決するための手段】.

〔実 施 例〕

以下に本発明の実施例を図面にもとすいて説明 する。第1図(a)において、第1工程として絶 辞性基体1上にシリコン暦2を被履する。このシ

薄膜の絶縁膜4に被膜された部分の方が優先的に レーザ無射で受けた熱エネルギーを放焦しやす く、絶隷膜4の四部分の薄膜部分直下にあるシリ コン族の方がより早く大粒径の多結晶シリコン層 4に変換されやすいという傾向をもっている。次 に第6工程の第1図(1)では、海線トランジス タのゲート電径となる低抵抗シリコン層6を形成 する。この低低抗シリコン層6は、リンやホウ素 などの半導体不純物の添加用ガスと主ガズとなる シリコン含有ガスを反応中に混合して減圧CVD 法などにより成蹊する。第7工程では、第1図 (ェ) に示すように絶縁酸4の薄護部分以外を取 り除く。この残った海膜部分の絶線腫4が海端ト ランジスタのゲート絶縁誰となる。このように抉 緑膜4は第1図(e)においてはレーザ照射時の 熱エネルギーの保持膜の役割りを有し、第1図 (c) 後の絶縁膜4形成後は、半導体層となる非 品質シリコン層3及び多給品シリコン層5の保護 膜としての働きも有し、さらに、完成後は油膿ト ランジスタのゲート絶縁段にもなるという3種豊

特開平2-33935(3)

の機能をもっている。

[発明の効果]

本発明の薄膜トランジスタの製造方法は、以上 説明したように、ゲート絶縁酸をレーザ照射時の 熱の保持膜として利用すると共に、工程中は、半 準体層の保護器として利用することにより、工程

9・・・半導体層

10・・・ゲート絶辞額

1:1・・・ゲート電腦

12・・・透明基板

13・・・ドレイン電極

14・・・ソース電極

15・・・オーミック接触層

er · F

出願人 セイコーエブソン株式会社 代理人 弁理士 上 柳 雅 巻(他1名) 中に起きる半導体層の劣化や汚染を防ぐと同時に レーザ光の熱を利用して半導体層の大粒径化を可 能にし、高性能な薄膜トランジスタを実現する効 要がある。

4. 図面の簡単な説明

第1図(a)~(i)は、本発明の薄膜トランシスタの製造方法の実施例の一例を示す縦断面図。

第2回は、従来のスタガード型の薄膜トランジ スタの縦断面図。

1・・・ 絶縁性基体

2・・・シリコン層

3・・・非晶質シリコン暦


4 · · · 絶辞額

5・・・多結晶シリコン層

6・・・低抵抗シリコン層


7・・・ソース電振領域


8・・・ドレイン電極領域




第1図

特閒平2-33935(4)







第 2 図